메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
심재훈 (안양대학교) 강재석 (안양대학교) 김현수 (안양대학교) 유수봉 (도원정보시스템) 김종호 (도원정보시스템) 강민섭 (안양대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2015년도 대한전자공학회 하계종합학술대회
발행연도
2015.6
수록면
430 - 433 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
In this paper, we present the design of AES cipher processor based on Modified S-Box. In order to achieve minimized hardware complexity, sharing the S-Boxes for round transformation with the key scheduler are utilized. Also, the S-Boxes is designed by applying composite field arithmetic on GF(((2²)²)²) for further reducing the area of S-Boxes. The proposed AES cipher processor is coded in Veilog-HDL, and synthesized through the use of Xilinx ISE 14.7 tool. In order to verify the designed processor, timing simulation is also performed by using simulator, ModelSim 10.3.

목차

Abstract
Ⅰ. 서론
Ⅱ. 개선된 AES 암호 프로세서 설계
Ⅲ. 구현 및 성능 평가
Ⅳ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2016-569-001696756