메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문은 논리 설계 단계에서의 논리 회로와 레이아웃 설계로부터 추출된 논리 회로를 직접 비교함으로써 레이아웃 설계 단계에서의 회로 연결 상태를 검증하는 검증 도구에 관하여 기술한다. 레이아웃으로부터 추출된 평면화 된 회로로부터 원래의 논리 설계의 계층 구조를 계층적 패턴 인식 기법과 동적인 국소 refinement에 의해 bottom-up 형태로 복원해 가는 과정에서 전체 회로에 대한 검증을 수행함으로써 기존의 검증 방식으로는 해결하기 어려웠던 회로 비교를 이용한 검증 상의 문제점들이 쉽게 해결되고 설계자의 오류를 보다 정확히 찾아내는 것이 가능해졌다.

목차

요약

Ⅰ. 서론

Ⅱ. 논리 비교에 의한 검증

Ⅲ. 계층적 패턴 인식기의 구현

Ⅳ. 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017922419